0



(11) Publication number:

**HITACHI JOHO NETW** 

### PATENT ABSTRACTS OF JAPAN

Generated Document.

(21) Application number: **03211885** 

(51) Intl. Cl.: **G06F 12/16** G06F 11/10

(22) Application date: 23.08.91

(30) Priority:

(43) Date of application

publication:

05.03.93

(84) Designated contracting

states:

(72) Inventor: TANAKA KENICHI

**UGAJIN ATSUSHI** 

(71) Applicant: HITACHI LTD

(74) Representative:

### (54) MEMORY PARITY **FAULT RECOVERING SYSTEM**


(57) Abstract:

PURPOSE: To recover a fault at a software by correcting a fault generating bit by exclusively ORing the calculated value of exclusive OR for the unit of a logical memory containing a fault generating address and the value of an error correction table.

CONSTITUTION: A leading address to search the memory parity fault generating address is extracted from the parity fault correction table and set to a protocol processor 320. Data showing the bus width length of the address are read out of a memory 330 or 310 with parity. It is checked by scanning the inside register of a memory control mechanism 350 whether the parity fault occurs or not. The fault generating address is saved in a fault generating address save area. The address to be next read is

calculated, the exclusive OR of the read data and the value of the exclusive OR up to the moment is defined as data for memory parity fault recovery and by exclusively ORing the data and an expected value, the fault generating bit is corrected. Afterwards the data are written in the saved address.

COPYRIGHT: (C)1993,JPO&Japio



#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

## 特開平5-53927

(43)公開日 平成5年(1993)3月5日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 12/16

3 2 0 F 7629-5B 3 2 0 F 7832-5B

11/10 3 2 0 F 783

K 7832-5B

審査請求 未請求 請求項の数4(全 7 頁)

(21)出願番号

特願平3-211885

(22)出願日

平成3年(1991)8月23日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000153524

株式会社日立情報ネツトワーク

東京都千代田区大手町2丁目6番2号

(72)発明者 田中 謙一

東京都千代田区大手町二丁目6番2号株式

会社日立情報ネツトワーク内

(72)発明者 宇賀神 敦

神奈川県秦野市堀山下1番地株式会社日立

製作所神奈川工場内

(74)代理人 弁理士 小川 勝男


### (54) 【発明の名称】 メモリパリテイ障害回復方式

#### (57)【要約】

【目的】パリティビットを付加したメモリとマイクロプロセッサを使用したシステムにて、メモリを二重化することなく、そしてメモリにプログラムを再ロードすることなしに、速やかにメモリのパリティ障害を回復することを目的とする。

【構成】ECC付メモリにフローで示す論理のプログラム及びエラー補正テーブルをロードしておき、パリティ付メモリ又はパリティ付メモリにてパリティ障害発生時に、タイミングに2、プロトコルプロセッサがパリティ障害を回復する。

【効果】メモリの二重化することなく、又プログラムを 再ロードすることなしに障害回復可能となる。



【特許請求の範囲】

【請求項1】パリティビットを付加したメモリとマイク ロプロセッサとをバスで接続したシステムにおいて、メ モリパリティ障害を検出する機能、前記障害発生時に前 記マイクロプロセッサへの割込み通知を行うか否かの選 択機能、前記プロセッサのリセット機能、前記マイクロ プロセッサをリセットしてもメモリ内容が保持できる前 記メモリの保持機能、前記メモリの論理的メモリ単位 (任意のメモリ容量をもつ) 毎の排他的論理和を保持し ておく機能(以下エラー補正テーブルと称す)を有し、 前記メモリにパリティ障害が発生した場合には、前記メ モリパリティ障害検出機能により障害発生アドレスを算 出し、該発生アドレスを含む論理的メモリ単位の排他的 論理和を計算した値と該エラー補正テーブルの値との排 他的論理和を求めることにより、障害発生ビットを摘出 して補正を行うことを特徴とするメモリパリティ障害回 復方式。

1

【請求項2】請求項1において、エラー補正テーブルの 刻みを小さくすることにより、より高速に前記パリティ 障害から回復が可能なことを特徴とするメモリパリティ 障害回復方式。

【請求項3】請求項1において、マルチプロセッサにて 構成される場合、他プロセッサの前記パリティ障害を回 復することを特徴とするメモリバリティ障害回復方式。

【請求項4】エラー補正テーブルをECC付メモリ上に配置することにより該エラー補正テーブルに1ビットエラーが発生しても、パリティ補正を実行できることを特徴とするメモリバリティ障害回復方式。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、パリティビットを付加 したメモリに1ビットのパリティ障害が発生した場合 に、該パリティ障害発生箇所を検出しかつ訂正する方式 に関する。

【00002】特に通信制御処理装置等のオンラインシステムに適用する装置に関して障害を迅速に回復可能であるという面から有効である。

[0003]

【従来の技術】メモリ障害回復に関しては、特開平2-108350の様にメモリを二重化し、一方のメモリに 40 てメモリ障害が発生した場合に、もう一方のメモリにプログラムをロードし障害回復を行なっていた。

【0004】この方法では、メモリの二重化により装置 規模及びハードウェアの論理規模が大きくなりかつ、プログラムの再ロードが必要であった。

[0005]

【発明が解決しようとする課題】上記従来技術では、ハードウェアのメモリを二重化し障害発生時にメモリを予備用メモリに切り替え、プログラムを再ロードした後動作させているため以下の様な問題があった。1.ハード

ウェアの規模が大きくなる。2. 再ロードするのに時間がかかる。

【0006】本発明では、ハードウェアにてメモリを二 重化することなく、又プログラムの再ロードも必要な様 にソフトウェアにてメモリパリティ障害を回復すること を可能とする。

[0007]

【課題を解決するための手段】上記目的を達成するため に本発明では、メモリバリティ障害回復を迅速に行なう 10 ために以下で示す手段を採用した。

【0008】(1)ロードモジュール中に、メモリバリティ障害回復用のプログラム及びエラー補正テーブルを組み込んでおき、それをイニシャルプログラムロード時にロードする。

【0009】(2)パリティ障害回復プログラムは、メモリパリティ障害発生時の割り込み処理の中又はハードウェアリセット処理受領直後に行なう。

[0010]

【作用】メモリパリティエラー補正テープルはイニシャ 20 ルプログラムロード時にロードされかつメモリパリティビットを付加したメモリとは別のECC付メモリ上に保存されているのでメモリパリティ障害発生時に誤って補正することはない。

[0011]

【実施例】本発明の実施例を図1以下に示す。

【0012】図1は、本発明を実施したハードウェアの詳細を示している。

【0013】通信制御処理装置20はホストコンピュー タ10とのチャネルインタフェースを実現するための通 30 信制御処理機構100 (以下IPと称す)、IP100 とのポートインタフェースを実現する通信制御プロセッ サ300 (以下CHPと称す)、CHP300のプログ ラム格納エリアであるパリティ付ローカルメモリ31 0、CHP300プロトコルバス370、システムバス 380から本発明の格納エリアでありかつデータバッフ ァでもあるECC付メモリ360に対するアクセスを制 御するメモリ制御機構350、各プロセッサからの割り 込みを制御する割り込み制御機構340、回線にデータ を送受する際にデータにプロトコル処理を行なうプロト コルプロセッサ320 (以下PPと称す) PP320の プログラム格納エリアであるパリティ付メモリ330、 回線400とのインタフェースを実現する回線インタフ ェース制御処理機構200により構成している。

【0014】本発明はパリティ付ローカルメモリ310、又はパリティ付メモリ2にメモリパリティ障害が発生した際、ハードウェアの障害割り込みを割り込み制御機構340を介してPP320が各々のパリティ障害を補正する。

備用メモリに切り替え、プログラムを再ロードした後動 【0015】図2は、プロトコルプロセッサのプログラ 作させているため以下の様な問題があった。1.ハード *50* ム格納エリアであるパリティ付メモリ330にてパリテ

ィ障害が発生した際、パリティ障害回復までのシーケン スを示している。

【0016】(1)パリティ付メモリ330にてパリテ ィ障害発生時に、PP320は、ホールトしCHP30 0に割り込み障害発生を通知する(図2中の331,3 32).

【0017】(2) PP320からパリティ障害割り込 みが入ったらCHP300は障害発生をIP100に報 告した後、CHP300がPP320をリセットしPP 320のリセット処理中にCHP300をリセットする 10 プ504)。 (図2中の333, 334, 335)。

【0018】(3)(2)処理後図4に示すフローにて パリティ障害の補正を行ないIP100からの初期設定 指示337により動作可能となる。(図2中の336, 337) なお、IP100から初期設定指示337を出 すタイミングは、障害発生報告333をIP100が認 識した後、メモリパリティ障害回復処理336が終了す るのに十分な時間(本実施例の場合30秒)を経過した あと発行すると決めておく。

【0019】図3は、CHP300のプログラム格納エ 20 リアであるパリティ付ローカルメモリ310にてパリテ ィ障害が発生した際、パリティ障害回復までのシーケン スを示している。

【0020】(1)パリティ付ローカルメモリ310に てパリティ障害発生時に、CHP300はホールトしP P320に割り込み障害発生を通知する(図3中の31 1. 312).

【0021】(2) CHP300からパリティ障害割り 込みが入ったらPP320はその割り込み処理中第4図 に示すフローにてパリティ障害の補正を行なう(図3中 30 する(ステップ510)。 o313).

【0022】(3)パリティ障害回復後PP320はC HP300をリセットし、リセッドを受領したCHP3 00はPPをリセットし初期設定指示受領可能状態とす る(図3中の314, 315)。

【0023】(4) IP100からの初期設定指示によ り動作可能となる。

【0024】なお、IP100からの初期設定指示31 6を出すタイミングは、IP100がCHP300に発 行するコマンドに対する応答が無くなったことを契機に 40 障害発生を認識し、その後メモリ回復処理313が終了 するのに十分な時間(本実施例の場合30秒)を経過し たあと発行すると決めておく。メモリパリティ障害回復 のフローを図4、図5を用いて説明する。

【0025】(1)2ヶ以上のメモリパリティ障害は回 復不可能なため、障害発生数をカウントするカウンタエ リア並びに、障害が発生したアドレスをセーブしておく ためのエリアを初期化する(ステップ501)。

【0026】(2)メモリパリティ障害発生アドレスを サーチするため、サーチ中に割り込みが入らない様にす 50 にメモリパリティ障害を回復することを可能とする。

るため、メモリパリティ障害発生の割り込みを抑止する (図3中の502)。

【0027】(3)メモリバリティ障害発生アドレスを サーチする先頭アドレスをパリティ障害補正テーブルの 515より取り出しPP320のアドレスレジスタに設 定する(図3中の503)。

【0028】(4)(3)で設定したアドレスのパス幅 長のデータをメモリ(パリティ付メモリ330又はパリ ティ付ローカルメモリ310) からリードする (ステッ

【0029】(5)(4)でリードしたアドレスのデー タがパリティ障害を起したか否かのチェックをメモリ制 御機構350の内部レジスタをスキャンするか又はCH P300の内部レジスタをスキャンすることでチェック する(ステップ505)。

[0030] (6) (5) で障害が発生した場合障害が 発生した回数を更新する(ステップ506)。

【0031】(7)(6)で障害発生個所が2以上の場 合はメモリパリティ障害を回復することが出来ないの で、障害発生カウンタが2以上であるか否かをチェック する(ステップ507)。

【0032】(8)(7)で障害発生カウンタが2以上 であればメモリパリティ障害不可能とみなし、処理を中 止する (ステップ508)。

【0033】(9)(7)で障害発生カウンタが1の場 合、504でリードした時のアドレスが障害発生アドレ スであるため、そのアドレスを障害発生アドレスセーブ エリアに退避して置く(ステップ509)。

【0034】(10)次にリードすべきアドレスを算出

【0035】(11)504にてリードしたデータと今 までの排他的論理和の値の排他的論理和メモリパリティ 障害回復用のデータとして保存する(ステップ51

【0036】(12)全てのデータをリードしたか否か のチェックを図5パリティ障害補正テープルの517を 参照しながら行なう(ステップ512)。

【0037】(13)511で保存したメモリパリティ 障害回復用データと図5の期待値516との排他的論理 和を取ることによりどのピットが反転しているかを見つ け出し、パリティ障害が発生したデータの反転したビッ トを補正した後に509で退避しておいたアドレスに書 き込むことによりメモリバリティ障害を回復する(ステ ップ513)。

【0038】(14)パリティ障害時の割り込みを開放 し処理を終了する。

[0039]

【発明の効果】本発明により次の効果がある。

【0040】(1)メモリを二重化することなしに容易

5

【0041】(2)プログラムを再ロードすることなしに動作させることが可能である。

【0042】(3) エラー補正テーブルはECC付メモリ上にあるためメモリパリティ障害を誤って補正することはない。

【0043】(4) エラー補正テーブル(図5の517) のデータ数を小さくすることにより、より迅速にパリティ障害の回復が可能となる。

#### 【図面の簡単な説明】

【図1】本発明を実施するために必要なシステム構成図 10である。

【図2】障害発生から回復に至るまでのシーケンスである。

【図3】障害発生から回復に至るまでのシーケンスであ

る。

【図4】障害を回復するためのフロー図である。

【図5】障害を実際に回復するための期待値テーブルを 示す図である。

#### 【符号の説明】

505…パリティ障害発生か否かの判定、

506…障害発生回数更新、

507…障害が2ヶ所以上かの判定、

508…障害発生箇所特定不能、

509…障害発生アドレスのセーブ、


510…次にリードするアドレス設定、

511…サム計算、

512…全てのデータをリードしたか否かの判定、


513…障害データのリカバー。

【図1】




[図2]

## 図 2




【図5】

## 図 5




【図3】

### 図 3



【図4】



THIS PAGE BLANK (USPTO)